Contact    Plan d'accès    Plan du site  L'entreprise Altis L'activité d'Altis Technologies Clients et marchés Offre d'Altis R & D Pôle de Compétitivité Le site industriel Altis Altis & la qualité Altis & l'environnement L'actualité Altis Espace Emploi Espace Presse Portfolio .25 µm .18 µm .13 µm TECHNOLOGIES  .18 µm Imprimer Advanced features P-Silicon, non-Epi Shallow Trench isolation Dual work function Single Poly, 6 layers of Copper dual damascene metallization Planarized passivation and interlevel dielectric Process options : Dual Gate Ox, Poly/Implanted resistors, Metal to metal and Poly/N-well capacitors, Hi/Lo Vt N and P FETs, Thick alu Devices Options : MIMCAP, Inductors, substrate Bipolar PNP, eDRAM Wire Bond or Flip-chip terminals L'Essentiel La technologie 0.18µm d'Altis Semiconductor est un procédé avancé aux rendements élevés basé sur le standard industriel 0.18µm-ground-rules process s'appuyant sur des niveaux d'interconnexion cuivre fins. Ce procédé est un élément clé de la Roadmap technologique d'Altis. Dès 2000, Altis a pris l'option stratégique de proposer sa technologie .18µm en interconnexion cuivre. La technologie 0.18µm s'appuie sur une chaîne de production de haute qualité, permettant d'atteindre de hauts niveaux de fiabilité. La longue expérience qui en résulte permet aujourd'hui de mettre très rapidement sur le marché des nouveaux produits pour lesquels les rendements sont tout de suite optimisés.Ce 0.18µm-ground-rules process est à l'origine d'un grand nombre d'applications, digitales, analogiques, mixed signal and RF. Les nombreuses options de ce procédé permettent de développer des solutions adaptées aux besoins spécifiques de nos clients. Altis Semiconductor a mis cette technologie en oeuvre avec succès sur des marchés de volume et pour des acteurs majeurs de ces marchés. 0.18 µm TECHNOLOGY KEY FEATURE  Technologie  0.18µm  Lithography  0.18µm Deep UV  Ldrawn  0.15µm  Leff  0.11µm  Gate Oxide Thickness  35 A (1.8 Volts)  68 A (3.3 Volts I/O)  Isolation  Shallow Trench Isolation  Polysilicon  Single layer  Intermetal dielectric  SiO2  Via fill  Cu for M1 to M6  Poly/Metal layers  1Poly 2 to 6 Metal (Cu)  Poly/Metal pitch  M0 - Poly 0.60µm  M1 - Metal 1 0.44µm  M2 to M6 0.56µm  Process Options  Dual Gate Ox (3.3 Volts I/O)  high Vt/Low Vt N and P Fets  Meta to Metal Capacitors-MIMCAP  Poly/N-Well capacitors 0.18 µm TECHNOLOGY CIRCUIT KEY CARACTERISTICS  Supply Voltage       1.8 Volts  I/O Voltage        3.3/2.5/1.5 Volts  Gate  Density       > 120 K raw gates per mm²  Delay 33 ps -NAND2, FO2 , nominal-  Power  Typical 20nW/gate/MHz  Transistors  High performance MOS  Treshhold voltages  Vth  0.43/ -0.38 V  Saturation currents  Idsat = Ion  600/ -260 uA/µm  Leakage currents  Ileak = Ioff  0.5 nA / µm  Low-power MOS  Treshhold voltages  Vth  0.56 / -0.495 V  Saturation currents  Idsat = Ion  500 / -210 uA/µm  Leakage currents  Ileak = Ioff  15 pA / µm  3.3 V I/O transistors  Treshhold voltages  Vth  0.64 / -0.65 V  Saturation currents  Idsat = Ion  550 / -235 uA/µm  Leakage currents  Ileak = Ioff  5 pA/µm  Analog transistors  Treshhold voltages  Vth  0.42 / -0.37 V  Saturation currents  Idsat = Ion  450 / -200 uA/µm  Leakage currents  Ileak = Ioff   8 / 10 pA/µm  Substrate pnp (ß = 1.9)    VEA  25 V  6TSRAM  Cell Area    Standard  4.96 µm²    Dense  3.67 µm²  DRAM  Cell Area      0.56 µm²  Resistors  Diffusion    N-Type   75 ? / sq    P-Type   112 ? / sq  Poly    N-Type  350 ? / sq    P-Type  270 ? / sq  Capacitors  MIMCAP :    Std  1.0fF/µm²  Poly-Substrate Capacitor    Thin Ox  7.76 fF/µm    Thick Ox  4.37 fF/µm ALTIS SEMICONDUCTOR - copyright 2004 - Termes légaux